| | 43 | |
| | 44 | [[BR]][[Image(Pictures_General:bar_noire.PNG)]][[BR]] |
| | 45 | '''16.09.08[[BR]]''' |
| | 46 | [[BR]] |
| | 47 | |
| | 48 | 1- Le setup de test est le suivant :[[BR]] |
| | 49 | [[BR]][[Image(Pictures_Pound_Drever_Hall_Device:14_modele1.PNG,640)]][[BR]] |
| | 50 | |
| | 51 | Les 2 DDS sont paramétrés indépendamment depuis l'IHM. Le DDS2 possède un registre User FREQ et PHASE, mais le FPGA ne contient en interne qu'un seul registre DATA.[[BR]] |
| | 52 | |
| | 53 | Le MUX est positionné sur RF=DDS1 pour tester le mixer avec les 2 DDS (DDS1=RF et DDS2=LO).[[BR]] |
| | 54 | La sortie du Mixer Y s'écrit : Y=Asinwt.Bsin(wt+phi), soit Y=1/2.AB(cos(-Phi)-cos(2wt+Phi))[[BR]][[BR]] |
| | 55 | TEST 1 : F=50KHz[[BR]] |
| | 56 | [[BR]] |
| | 57 | Le plot suivant montre phi = 0°. La sortie IF est centrée sur AB/2 et s'écrit Y=AB/2.(1-cos2wt). Attention: la sortie est inversée. Cause : au scope les 2 DDS positifs sont en fait négatifs en interne, donc le produit est positif. En sortie, il y a inversion de signe, donc la sortie est négative. CQFD.[[BR]][[BR]] |
| | 58 | |
| | 59 | [[Image(Pictures_Pound_Drever_Hall_Device:DDS_50KHZ_3.png,580)]][[BR]] |
| | 60 | |
| | 61 | Le plot suivant montre phi = 90°. La sortie IF est centrée sur 0V et s'écrit Y=1/2.ABsin2wt. Le signal est inversé pour les mêmes raisons.[[BR]][[BR]][[Image(Pictures_Pound_Drever_Hall_Device:DDS_50KHZ_2.png,580)]][[BR]] |
| | 62 | |
| | 63 | Le plot suivant montre phi = 180°. La sortie IF est centrée sur -AB/2 et s'écrit Y=AB/2.(cos2wt-1). Le signal est inversé pour les mêmes raisons.[[BR]][[BR]] |
| | 64 | [[Image(Pictures_Pound_Drever_Hall_Device:DDS_50KHZ_1.png,580)]][[BR]] |
| | 65 | |
| | 66 | |
| | 67 | |
| | 68 | |
| | 69 | |
| | 70 | |
| | 71 | |
