Changes between Version 1 and Version 2 of Ticket #35


Ignore:
Timestamp:
Sep 7, 2009, 4:51:41 PM (16 years ago)
Author:
/C=FR/O=CNRS/OU=UMR8607/CN=Ronic Chiche/emailAddress=ronic@…
Comment:

Legend:

Unmodified
Added
Removed
Modified
  • Ticket #35 – Description

    v1 v2  
    1111* dans le FPGA : signal LO (DDS) + Mixer + FIR passe-bas + SOS x4[[BR]]
    1212* sur PCB : DAC 14b + gain DAC ajustable 8b[[BR]]
     13
     14Le gain ADC est a peu pres compris entre -40dB et +17dB (0dB en bypass)
     15Le gain DAC est a peu pres compris entre -15dB et 0dB
     16
     17Le mixer a pour effet de multiplier le signal par l'amplitude de la modulation (131072 = 18 bits signes)
     18
     19Le FIR et le scaling sur 32b qui suit sont globalement de gain 1
     20
     21Le scaling variable est de gain 1 quand il n'y a pas de decalage (X=0)
     22
     23Le scaling de 18b a 14b a un gain de 1/16
     24
     25globalement, le gain est de 2^(13-X) donc on aura un gain global unitaire pour X=13.
     26